，三星半导体计划在 2023 年 6 月的 VLSI Symposium 2023 上公布其升级版的 3 纳米和 4 纳米芯片制造工艺，该活动将于 2023 年 6 月 11 日至 16 日在日本京都举行。在这次芯片行业盛会上，这家韩国芯片制造商将详细介绍其第二代 3 纳米和第四代 4 纳米工艺。这两种新工艺对于三星半导体来说很重要，因为它们将有助于其获得更多客户。
IT之家注意到，三星半导体使用的 4 纳米工艺曾经遭到过很多批评，因为其效率远不及台积电用于制造苹果 A16、高通骁龙 8 Gen 2、联发科天玑 9000 和英伟达 RTX 4000 系列 GPU 的 4 纳米工艺，而三星半导体使用该工艺制造了 Exynos 2200 和骁龙 8 Gen 1 芯片组。
三星半导体的 SF3 芯片制造工艺将采用 3 纳米 GAP 技术，是 SF3E 工艺的改进版本，后者用于在 2022 年下半年制造芯片。这种新工艺依赖于三星改进的 GAA晶体管，该公司称之为 MBCFET(多桥通道场效应晶体管)。与 SF4(第二代 4 纳米)相比，这种节点承诺会有进一步优化，但该公司没有直接与其第一代 3 纳米工艺进行比较。据称，SF3 在相同功耗下速度提高了 22%，或者在相同时钟速度和晶体管数量下功耗降低了 34%，还能使逻辑面积缩小 21%。
通常情况下，三星的第一代芯片制造工艺并不被广泛使用，而后续几代则会被各种芯片公司使用。根据三星半导体的过往记录，其第二代 3 纳米芯片制造技术可能会被至少一个主要芯片客户使用。有传言称，Exynos 2500 和骁龙 8 Gen 4 可能会使用 SF3 工艺。
该公司的第四代 4 纳米工艺则旨在用于高性能计算应用，如服务器 CPU 和 GPU，与 SF4相比，提供了 10% 的性能提升和 23% 的功耗降低。这种新工艺将与台积电的 N4P和 N4X(第三代 4 纳米)节点竞争，后者分别将于 2024 年和 2025 年推出。据 AnandTech 报道，三星半导体的 SF4X 是该公司近年来首个以高性能计算为目标的节点。
郑重声明：此文内容为本网站转载企业宣传资讯，目的在于传播更多信息，与本站立场无关。仅供读者参考，并请自行核实相关内容。
